LVDS在顯示介面應用中的特點和發展趨勢

John Goldie
介面應用工程師
National Semiconductor公司

LVDS最初是為了替代高必vECL線性驅動技術而發展的。藉由降低必v，該技術可提高ECL的有限特性，如普通電源供電、高整合度與低成本IC封裝的相容性等。LVDS是ANSI/TIA/EIA-644-A中定義的開放標準，可以抑制高達±1V的共模噪音，這種噪音可能是耦合噪音，也可能是匯流排節點之間接地零電平的差值引起。LVDS的差分特性使其具有很強的噪音容限，不需要對驅動器和接收器的電源電壓作任何限制，所以經常看到驅動端採用5V供電而接收端採用3.3V的設計。後來，美國國家半導體和日本幾家筆記型電腦廠商合作，共同定義了FPD-Link標準，並生產出樣品。該組樣品經過廠商成斥梐ㄚ寣A使XGA顯示正式邁入筆記型電腦領域中。據統計，採用XGA解析度或更高標準的筆記型電腦95%都採用了LVDS介面。

FPD-Link成左滬n素是它做了很大的突破，在SVGA級的顯示器剛問世時，顯示器所需要的畫素頻寬約為720Mbps左右，當時採用 CMOS單點匯流排，包括18位元數據線；三位控制信號線及一位時脈信號。要在筆記型電腦中實現22位元匯流排並不容易，同時由於3V或5V的供電電壓以及傳輸線負載的原因，弁茷黹炕C另外，由於採用單端傳輸方式，其噪音容限低。而因為電壓織T、輸出電流幅度以及傳輸線路的緣故其EMI高。一般需要外加電阻、電容來降低EMI干擾，但是這會佔用主機板空間，增加系統成本。增加匯流排寬度來提高傳輸速率的傳統辦法已經不能適應市場的發展。

隨著筆記型電腦巿向輕薄短小的趨勢發展，從主機板到顯示器的匯流排也要求越來越窄。採用FPD-Link則能解決這個矛盾，LVDS晶片組將18位元的RGB信號和控制信號及時鐘轉換為3對LVDS數據和時鐘。該方式有幾個優點：匯流排由原來的22根變到現在的8根線，而對於主機板來說，可以取消以前必要的電阻和電容，降低了成本和PCB空間。在顯示器上，FPD-Link接收電路將接收到的串列信號進行平行處理，恢復畫素數據和向時序控制器(TCON)提供控制信號。FPD-Link元件的弁鉈媢洠ㄨ?。

另外，LVDS也逐漸演進為LDI標準。該標準由NS及TI於1998年6月向VESA組織提出，LDI更進一步加強了FPK-Link 的傳輸速率及線性驅動能力，支援的畫素速率由原來的65MHz提高到112MHz，而LDI晶片也設計為雙畫素元件，這意味著該晶片具有8條串列通道，可支援48位元的畫素，通道數加倍，頻寬加倍。較高的時鐘和雙畫素特點可以支援高達5Gbps的傳輸率，因而能支援XGA、SXGA、USCA、HDTV，甚至QXGA平板顯示器。LDI晶片組的弁鉈媢洠ㄨ?。

其它晶片增強弁鄍]括用戶可選的預加重、數據淨載荷的直流均衡、相位校正等。這些弁鄍i以使傳輸距離達到10米，在XGA的某些應用中甚至可以達到20米。

預加重處理可以提高輸出電流，抵消長電纜線傳輸中所造成的低通效應，在電纜遠端的接收器中可以看到清晰的視圖。預加重不會佔用任何匯流排頻寬，每個數據位仍然傳輸一個畫素位或控制資訊。對於長度超過5米的長電纜還可採用直流均衡處理來改善傳輸特性。藉由直流均衡處理可以避免信號傳輸的碼間干擾(ISI)，使視圖不會閉合(Y碼間干擾小)。否則，如果傳輸長串的“1”或“0”時，在電纜的電容效應作用下，當從信號狀態轉換時將很難迅速達到接收器要求的閘限電平。發送器藉由比較發送數據幀和已發幀監測數據。對於接收端的解碼則很簡單，藉由檢測一個標誌位址，確定是否採用了直流均衡，並將數據恢復到最初的序列狀態。

直流均衡也能使長電纜遠端信號的視圖張開，但代價是標誌位不能再用作傳輸畫素信號，因此每7位元中只有6位元用作傳輸有效信號，效率達到 86%。而LDI(在不使用直流均衡的情況下)和FPD-Link每7位元就傳送7位元有效資訊，所以可以達到100%的效率。採用其他的方法效率更低，如8位元/10位元(每10位元只能傳送8位元有效資訊)的傳輸方式，效率只有80%。

在釵h長距離連接中，常採用具有成本低、線材尺寸小以及佈線靈活等優點的雙絞線。雙絞線通常只有一層屏蔽，但雙絞線傳輸存在信號相位失真的問題，這個失真定義為電纜兩條線的長度差值的函數，中心線對比周邊的線對長，這將影響將串列數據轉換為平行數據的正確性。對於不同的系統，FPD- Link的時鐘和數據線的相位差應保持在200ps到400ps之間，這對於筆記型電腦12英寸左右的連接長度是足夠的，甚至還能滿足連線長達幾米的應用中。在直流均衡模式下，LDI晶片組能自動實現在空閑間隙修正信號相位失真，最高可以達到±1位時間的相位差。這對於採用長達5米的低成本雙絞線很有用。

LVDS與TMDS的比較

FPD-Link和LDI使用的LVDS物理層與DVI介面使用的TMDS最小躍遷差分信號(Transition Minimized Differential Signaling)物理層相比容易產生混淆。要注意以下幾點的差別。

a 輸出驅動器的差別

LVDS是推挽式的電流驅動器，電流從電纜的一端流入從另一端流回，因此在一對雙絞線中電流大小相等方向相反，這種設計可以用來驅動雙絞線、雙軸線等，產生的EMI(電磁干擾)較小。TMDS雖然也是差動式的設計，但是電流在兩端之間流動，其中直流電流只在線對的一邊流動，因此要注意電源線與地線靠近，這樣可以減小EMI。所以一般建議在雙軸電纜的每對線上使用屏蔽層來屏蔽EMI，同時也提供了一個返回通路。屏蔽層增加了電纜的成本。

b 絞線對數和屏蔽方式

對於每個畫素6位元的應用中，如果用LDI或FPD-Link介面則需要3對數據線和一條時鐘線，而用DVI也需要三對數據線加上一條時鐘線。

對於每個畫素8位元的應用中，採用LDI或FPD-Link介面需要4對數據線加時鐘線，而使用DVI只需要3對數據線加時鐘。

在8位元雙畫素的應用中，使用LDI介面需要8對數據線和時鐘，而採用DVI只要6對數據線加時鐘信號(如果採用雙IC則需要兩個時鐘信號)。

針對不同的應用，DVI和LDI用相同的電纜線對數或前者比後者少1到2對。但電纜成本並不僅與線對數目有關，線的結構以及屏層蔽數量都直接影響成本。由於雙軸電纜每一對線都需要一個屏蔽層，所以在LVDS中使用雙絞線比使用雙軸電纜便宜。

c 單時脈周期內數據的位數

每一時脈周期內傳輸的數據位數越低，則表示數據位寬度越寬，IC對較寬數據位處理時具有更大的採樣餘量，以及更大的電壓和溫度限制。此外，信號頻率低，噪音頻率也低，弁茪]小。例如，在162MHz的時鐘頻率下，LDI數據位寬度為892ps，而DVI數據位為625ps，理想的數據位餘量為位寬的一半，分別為446ps與312ps。必須減去發送器脈衝位置變化、傳輸抖動、內部連線延遲等因素。由於存在這些因素，因而有“ps”數越高越好的說法。這兩種時序如圖3所示。

d代碼頻寬

在直流均衡模式下LDI，效率為86%，而DVI只有80%。由於編碼開銷，160MHz雙畫素DVI應用中，要發送1.92Gb非RGB畫素的無用數據資訊。

e 躍遷最小化

由於LDI在單時脈周期內傳送7位元，傳輸速率低，在傳輸有效數據時LDI並不會降低躍遷次數。在空閑期間，LDI晶片組發送控制位(包括行、場同步信號VSYNC和HSYNC以及DE)，並執行信號校正。注意到此處每幀中僅有兩次時鐘信號沿躍遷。

而DVI僅在傳輸有效數據時會最小化躍遷次數。在空閑時間內DVI傳輸的位串最大化躍遷次數，因而在CRT相容的時鐘下，在空閑時間內每對線達到最大的8次躍遷。這會增加弁茖矇霈囍b有效數據傳輸期間的增益。對某些狀態的研究表明，在典型數據模式下，將空閑時間計算在內，LDI比DVI有更少的躍遷。

LDI具有較低的數據轉換速率，而且相對於DVI來說設計上較為簡單，因此弁虒低。弁荍C是FPD-Link的重要特點。在提高整合度的同時並沒有增加弁荂C

LVDS的未來趨勢

基於LVDS的FPD-Link已經成為筆記型電腦顯示介面標準的事實。已經有幾家GUI晶片供應商能提供主流應用的整合發送器。接收器整合了時序控制器，取消了FPD-Link到TCON間的CMOS單端介面，因而分離接收器的應用越來越少。這種整合設計減小了EMI、封裝以及TFT顯示模組的成本和弁荂C此外，美國國家半導體還建立了基於LVDS的低織T差分信號標準RSDS，該標準將LVDS的性能特點應用到平板顯示器的列驅動電路與 TCON的晶片的連接上。它在弁荂B噪音等方面有進一步改善，為LVDS在顯示技術領域提出了新的應用機會。